臺(tái)積電(TSMC)無疑在以ARM為基礎(chǔ)的芯片組制造領(lǐng)域的領(lǐng)導(dǎo)者。
該公司的現(xiàn)代4nm工藝現(xiàn)在正被聯(lián)發(fā)科和高通使用。臺(tái)積電也是蘋果A系列芯片的重要合作伙伴，盡管蘋果一直在投資5nm工藝。
雖然高通在今年年初使用了三星電子的制造工藝，但是由于受熱和效率低下，并沒有讓高通滿意，特別是對(duì)驍龍8Gen1的推廣受影響。
所以高通決定轉(zhuǎn)移到臺(tái)積電，并在合作關(guān)系下代工驍龍8+ Gen 1。臺(tái)積電在明年成為高通主要力量，該公司已經(jīng)詳細(xì)規(guī)劃了3nm和2nm制造工藝。
這家總部位于臺(tái)灣的芯片制造商將于今年下半年推出3nm芯片，在2025年將2nm技術(shù)推向世界舞臺(tái)。3nm節(jié)點(diǎn)將出現(xiàn)在五個(gè)級(jí)別。這將在功率、晶體管數(shù)量和效率方面有所不同。
它們分別是:N3、N3E(增強(qiáng))、N3P(性能增強(qiáng))、N3S(密度增強(qiáng))和N3X(超高性能)。
該公司還透露了一些關(guān)于2nm節(jié)點(diǎn)的細(xì)節(jié)。根據(jù)他們的說法，在相同的功率消耗下，即將推出的節(jié)點(diǎn)將提高性能10%到15%。
與N3E節(jié)點(diǎn)相比，在相同頻率和相同晶體管數(shù)量的情況下，它們將減少25%到30%的消耗。
與N3E相比，N2將使芯片密度增加1.1倍。臺(tái)積電借此機(jī)會(huì)推出了GAAFETs(即柵全能場(chǎng)效應(yīng)晶體管)。新的納米片晶體管將通過減少電阻來提高每瓦特的性能。
我們已經(jīng)習(xí)慣了每年都有新的制造工藝問世。
然而，到2024年，臺(tái)積電和三星公司似乎會(huì)堅(jiān)持使用更高效的3nm工藝。三星電子向投資者介紹說，正在準(zhǔn)備在今年上半年(1 ~ 6月)將基于gaa的3nm工藝投入生產(chǎn)。
三星Foundy將于2022年批量生產(chǎn)3nm芯片。同樣，其2nm芯片也將于2025年投產(chǎn)。
喜歡點(diǎn)贊收藏！歡迎關(guān)注SevenTech!
